集積回路設計のための各種デバイスのモデリングを中心とした研究をおこないます。集積回路では、製造されてきたチップを構成する部品を一部交換するなどして回路を調整・修理することが基本的にできないため、事前のシミュレーションによる設計がきわめて重要な位置を占めます。回路シミュレーションをするうえで、デバイスの挙動を受け持つのがデバイスモデルです。 製品開発に利用できるレベルの高度な実用性を備えたモデルの開発には、細部をもゆるがせにできない厳しさもあります。しかし、より高い視点から考えてみると、我々の仕事は、物理や現象(測定結果)から本質を見抜き、回路理論の枠組み落とし込むという抽象化のプロセスです。同様の考え方は集積回路用デバイスモデリングという文脈に限らず、さまざまな工学の問題に適用可能です。さらに、逆向きやより上位に向けたプロセスを考えることで、デバイスやシステムの設計やシミュレーション、測定技術に関するアイディアの創出にもつながります。 このように大きな広がりを持った分野での研究を通じて、私たちは、大局観とバランス感覚のあるエンジニアの育成し、社会に貢献することを目指します。
シリコン集積回路の微細化にともなって、トランジスタの材料や構造の多様化が進んでいます。また、微細化とは別の流れで、大面積の表示装置などへの利用に適した有機トランジスタ等も重要度が増しています。私たちは、回路の設計を容易化・高精度化する先端デバイスのモデルを開発します。また、デバイス特性の評価もおこないます。
トランジスタとともに、精度のよい回路シミュレーションに欠かせないのが、受動素子と配線のモデルです。通常、受動素子と配線のモデルは、等価回路をベースとしていますが、電気回路はマックスウェルの方程式にしたがうすべての系を記述できるわけではありません。超高周波、超高速用デバイスではこの問題が顕在化してきます。しかも、集積回路中では、半導体基板の存在が話をさらにむつかしくしています。電気回路の物理的基礎に立ち返り、受動素子モデルのあるべき姿を考えます。LSI試作とデバイス評価もおこないます。
プログラム言語:C, MATLAB, Verilog-AMS
集積回路CAD:Cadence, Agilent, Synopsysのツール
その他ソフトウェア:電磁界解析、デバイスシミュレータ